导读： 在原子尺度上精确设计具有垂直结构的高性能半导体薄膜可用于现代集成电路和新型材料的研究。获得这种薄膜的一种方法是实现连续的层层自组装，即利用二维构建材料在垂直方向上堆叠，并依靠范德华力连接。
【前言】
在原子尺度上精确设计具有垂直结构的高性能半导体薄膜可用于现代集成电路和新型材料的研究。获得这种薄膜的一种方法是实现连续的层层自组装，即利用二维构建材料在垂直方向上堆叠，并依靠范德华力连接。石墨烯以及过渡金属二硫化物这些只有1和3原子厚的二维材料就被用于实现一些早先制备较为困难的异质结，并表现出较为优异的物理特性。然而，还没有既能保持二维材料构建本征特性又能产生夹层界面的大规模自组装的方法存在，这限制了层层自组装方法向一个小尺度规模化制备的转变。
【成果简介】
康奈尔大学Jiwoong Park(通讯作者)等人报道了实现高水平空间均匀性和本征夹层界面生产晶圆级尺度的半导体薄膜的方法。相关研究论文以题为“Layer-by-layer assembly of two-dimensional materials into wafer-scale heterostructures”于2017年9月21日在线发表于Nature顶刊。薄膜的垂直方向组分通过二维材料模块在真空下原子尺度上的自组装实现。同时制备了一些大规模、高质量的异质结薄膜和设备，包括超晶格薄膜、批次生产的电阻可调的隧道结阵列、能带调控异质结隧道二极管以及毫米级超薄膜。堆叠形成的膜可拆卸、可中断并与水和塑料等界面相容，从而可实现与其他光学和机械系统集成。
【图文导读】
图一、利用层层自组装获得高质量半导体薄膜
图二、程序化真空堆叠(PVS)过程
图三、利用层数或垂直组分来调控半导体薄膜的电导率
图四、应用于光学和机械领域可拆卸和自支撑的半导体薄膜
